采用FpGA、DSp或微處理器設(shè)計(jì)是設(shè)計(jì)的關(guān)鍵部分，也最花費(fèi)時(shí)間。系統(tǒng)級(jí)設(shè)計(jì)人員可以通過將重要精力集中于系統(tǒng)設(shè)計(jì)而受益匪淺，他們還要解決諸如產(chǎn)品上市時(shí)間、實(shí)現(xiàn)小型化尺寸的問題。使用最新一代DC-DC非隔離式負(fù)載點(diǎn)(pOL)電源模塊可以為他們帶來(lái)重要優(yōu)勢(shì)。

這些模塊具有高度的集成和密度，先進(jìn)的封裝技術(shù)可以發(fā)揮高功率密度的優(yōu)勢(shì)，整體性能十分可靠——甚至可以滿足最苛刻的電源管理要求。使用電源模塊意味著要最少的外部元件，因此設(shè)計(jì)人員可以迅速實(shí)現(xiàn)復(fù)雜的電源管理設(shè)計(jì)，并專注于核心設(shè)計(jì)。即使是在設(shè)計(jì)周期的中后期電源需求出現(xiàn)了變化時(shí)，電源模塊也可以應(yīng)對(duì)自如。

在介紹電源模塊優(yōu)點(diǎn)的具體細(xì)節(jié)之前，讓我們來(lái)看看設(shè)計(jì)方面的問題。在采用一個(gè)分立式(非模塊)解決方法時(shí)，設(shè)計(jì)師必須考慮幾個(gè)問題。所有的問題都可能延緩設(shè)計(jì)進(jìn)程，拖延產(chǎn)品推向市場(chǎng)的時(shí)間。例如，選擇合適的pWM控制器、FET驅(qū)動(dòng)器、功率FET、電感器，以滿足代表第一階段的具體電源要求，這通常是一個(gè)漫長(zhǎng)的分立式電源設(shè)計(jì)周期。在選定了這些重要功率器件之后，設(shè)計(jì)人員必須開發(fā)一個(gè)補(bǔ)償電路，其依據(jù)是將要在一個(gè)給定的系統(tǒng)中使用的各種負(fù)載的輸出電壓規(guī)格。這可能非常單調(diào)和乏味，還要花很多時(shí)間——往往還要返工。除了補(bǔ)償電路設(shè)計(jì)，還要選擇功率級(jí)、驅(qū)動(dòng)器、功率FET和電感器，以滿足功率效率的目標(biāo)。這可能要根據(jù)不同的應(yīng)用需求進(jìn)行反復(fù)的元件選擇。

在設(shè)計(jì)分立式電源之后，布板工作以及噪聲和散熱要求方面的問題新增了設(shè)計(jì)周期的復(fù)雜性?？傊@是一個(gè)繁瑣的過程。

但是像IntersilDC-DCpOLISL8200M這樣的電源模塊就可以改變這個(gè)過程，因?yàn)樗闪藀WM控制器、驅(qū)動(dòng)器、功率FET、電感器、支持分立元件的IC，還有優(yōu)化的補(bǔ)償電路。所有這些都集成在一個(gè)155mmQFN封裝內(nèi)。該電源可以根據(jù)其電流共享架構(gòu)的輸出功率要求進(jìn)行擴(kuò)展，該模塊采用耐熱增強(qiáng)型封裝，高度僅為2.2mm，所以它可以安裝在pCB的背面。

當(dāng)頂層pCB空間存在問題時(shí)，ISL8200M的2.2mm低高度QFN封裝就成為了一種優(yōu)勢(shì)。低高度封裝將滿足大多數(shù)pCB背面的間隙要求，尤其是因?yàn)镼FN封裝不要散熱器或氣流，可以覆蓋大部分工業(yè)溫度范圍的全輸出功率范圍。利用QFN封裝底部非常低的2C/W熱阻的θJ/C值，大部分的熱量都可以通過封裝底部和安全通孔消散掉，并下行至pCB的接地層。這是因?yàn)楣β蔒OSFET和電感器等內(nèi)部高功率耗散元件直接焊接到了這些大型導(dǎo)電片(conducTIvepad)上，從而實(shí)現(xiàn)了從模塊到pCB的有效傳熱，以提高熱效率，最終可以將一個(gè)最高360W負(fù)載點(diǎn)電源解決方法安裝在pCB的背面。在要一個(gè)復(fù)雜的電源設(shè)計(jì)和頂層pCB空間有限時(shí)，這是非常有效的方法，因?yàn)樗鼫p少了外形尺寸，同時(shí)實(shí)現(xiàn)了更高的系統(tǒng)功能。除了散熱能力，QFN封裝的封裝邊緣周圍有暴露的引線，為使用所有引腳進(jìn)行調(diào)試和焊點(diǎn)仿真驗(yàn)證供應(yīng)了便利。

(圖字：最大負(fù)載電流(A);環(huán)境溫度(℃);圖32：降額曲線(12VIN))